四端子二重絶縁ゲート電界トランジスタを用いたcmos増幅器、それを用いた多入力cmos増幅器、高利得多入力cmos増幅器、高利得高安定多入力cmos増幅器および多入力cmos差動増幅器

Cmos amplifier using four-terminal double insulation gate field transistor, multi-input cmos amplifier, high gain multi-input cmos amplifier, high gain highly stable multi-input cmos amplifier, and multi-input cmos differential amplifier

Abstract

【課題】 増幅器の入力インピーダンスに制限を加えず、入力オフセット電圧Vofsによる増幅段数の制限をなくし、信号入力経路に悪影響を及ぼすことがないようにした四端子二重絶縁ゲート電界トランジスタを用いたCMOS増幅器、それを用いた多入力CMOS増幅器、高利得多入力CMOS増幅器、高利得高安定多入力CMOS増幅器および多入力CMOS差動増幅器を提供することにある。 【解決手段】 P形およびN形の四端子二重絶縁ゲート電界効果トランジスタを用い、それぞれのドレインを共通接続して出力端子とし、それぞれの第一のゲートを接続して第一の入力端子とし、それぞれの第二のゲートを接続して第二の入力端子とするCMOS増幅器を構成する。このCMOS増幅器を複数個用い、その各出力端子を接続して一つの出力端子とし、各CMOS増幅器の入力端子は同複数個の2倍の独立した入力端子として用いて多入力CMOS増幅器を構成する。 【選択図】 図16
<P>PROBLEM TO BE SOLVED: To provide a CMOS amplifier using a four-terminal double insulation gate field transistor, a multi-input CMOS amplifier; a high gain multi-input CMOS amplifier, a high gain highly stable multi-input CMOS amplifier; and a multi-input CMOS differential amplifier for clearing away a restriction of the number of amplifying stages by an input offset voltage Vofs, and eliminating a bad influence on a signal input path without applying a limit of input impedance of an amplifier. <P>SOLUTION: In the CMOS amplifier, p-type and n-type four-terminal double insulation gate field effect transistors are used, and each drain is connected in common and used as an output terminal; while respective first gates are connected and used as a first input terminal, and respective second gates are connected and used as a second input terminal. In the multi-input CMOS amplifier, two or more CMOS amplifiers are used and respective output terminals are connected and used as one output terminal, while the input terminals of each CMOS amplifier are used as independent plural input terminals in a number, which is double of the same number thereof. <P>COPYRIGHT: (C)2007,JPO&INPIT

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (5)

    Publication numberPublication dateAssigneeTitle
    JP-2000295052-AOctober 20, 2000Asahi Chem Ind Co Ltd, Makoto Ishida, 旭化成工業株式会社, 誠 石田増幅回路
    JP-2000357961-ADecember 26, 2000Samsung Electronics Co Ltd, 三星電子株式会社Input buffer circuit
    JP-2003078355-AMarch 14, 2003Mitsubishi Electric Corp, 三菱電機株式会社ミキサ回路
    JP-2005109983-AApril 21, 2005Toshiba Corp, 株式会社東芝Operation amplifier, sample-hold circuit using it and filter circuit
    JP-2005260607-ASeptember 22, 2005National Institute Of Advanced Industrial & Technology, 独立行政法人産業技術総合研究所Cmos circuit using double insulated gate field effect transistor

NO-Patent Citations (0)

    Title

Cited By (3)

    Publication numberPublication dateAssigneeTitle
    JP-5259830-B2August 07, 2013株式会社東芝乱数生成回路
    US-8575991-B2November 05, 2013Samsung Electro-Mechanics Co., Ltd.Switching circuit sharing a resistor for switching devices
    US-8930428-B2January 06, 2015Kabushiki Kaisha ToshibaRandom number generation circuit